商傳媒｜方承業／綜合外電報導
為因應美國長期的貿易限制，中國科技巨擘華為正積極透過創新的晶片設計與封裝技術，尋求減少對美國技術的依賴。《Mexico Business》報導指出，華為正導入「Tau Scaling Law」及「LogicFolding」架構，目標在 2031 年前達到等效 1.4 奈米的晶片密度，此舉旨在確保其在人工智慧（AI）、電信及高效能運算領域的硬體供應具備競爭力。
華為此項戰略的核心，是其研發的 LogicFolding 架構。這項技術並非依賴傳統的電晶體微縮，而是將二維電路摺疊成三維垂直結構，藉由垂直堆疊晶片來增加單一封裝內的元件密度。此外，Tau Scaling Law 的應用能縮短晶片內部互連的物理距離，改善資料傳輸效率，降低延遲並提升吞吐量。這種從電晶體尺寸轉向系統層級效率的策略，對於受限於先進微影設備供應的華為而言，是取得性能提升的關鍵途徑。
自 2019 年以來，美國政府對華為實施貿易限制，使其無法取得美國來源的技術，包括先進晶片設計軟體和半導體製造設備，特別是極紫外光（EUV）微影工具。這迫使華為進入「極限生存模式」，將重心放在內部研發，以確保中國半導體供應鏈的持續運作。過去六年來，華為的半導體部門已基於 Tau Scaling Law 設計並量產了 381 款晶片，應用於多個產業。
華為預計今年稍晚將在其 Kirin 智慧型手機晶片中導入 LogicFolding 技術，並計劃在 2030 年前將此架構應用於其為大型 AI 叢集與資料中心提供運算力的 Ascend 系列晶片。輝達執行長黃仁勳曾表示，由於出口管制，輝達已「基本放棄」中國 AI 晶片市場予華為。儘管輝達曾針對中國市場推出 H200 等修改版產品，但中國本土企業仍傾向選擇整合型的本地解決方案。
儘管華為取得進展，這項技術仍面臨挑戰。垂直堆疊導致熱能集中，散熱管理成為一大難題。此外，現有電子設計自動化（EDA）工具尚未完全針對三維邏輯設計最佳化，華為需開發新的軟體工具以支援 Tau Scaling 的複雜性。Counterpoint Research 分析師指出，儘管中國短期內可能縮小與全球領先者的差距，但在最先進製程節點方面的技術鴻溝可能依然存在。對於缺乏最新微影工具的中國國內企業而言，成本和系統整合仍是匹配全球競爭者效率的主要挑戰。
華為半導體業務總裁兼科學家委員會主任 He Tingbo 表示，該公司在過去十年內為行動運算和 AI 運算所開發的解決方案將具有競爭力，並認為這條道路是可行的。
中國晶圓代工大廠中芯國際（SMIC）也加大了對「後摩爾定律」解決方案的投資，並於今年一月在上海成立了先進封裝研發機構，顯示中國半導體產業正從多面向尋求技術突破。
